随着宽带和无线网络的普及和进一步发展、人们对视频通信、视频播放等数字媒体服务的要求越来越多，而网络视频监控就是在这样的市场环境下应运而生。该系统整合了FPGA数字视频信号处理技术、CDNA网络和Internet网络的优势，无论您身在何处、任何时间，都可以迅速接入系统，随时随地的进行远程监控管理。CDMA无线网络视频监控系统可以和其他的有线/无线网络多媒体视频监控系统兼容，便于用户在不同网络环境下的使用。

    2系统整体构成

    系统整体框图如图1所示。

    图1系统整体框图

    本文实现的视频监控系统主要分为两部分：第一部分，利用硬件描述语言实现视频采集，视频VGA显示，视频压缩，视频缓冲存储。第二部分，在FPGA中嵌入NiosⅡ软核，通过NiosⅡ软核控制，将缓冲区的压缩好的视频数据通过CDMA无线模块传输到远端服务器。

    系统整体框图各部分功能如下：

    视频采集部分；将摄像头采集进来的模拟视频数据转换为数字视频数据，并获取相应视频控制信号。视频格式转换部分；将采集模块输出的视频数据转换成需要的视频格式。视频缓存部分；将视频数据暂存在FIFO中，然后由FIFO转存在SDRAM中。CDMA模块部分；将压缩好的视频数据通过CDMA传输到远端服务器。VGA视频显示部分；将摄像头采集进来的视频通过VGA接口，在本地显示器显示。NiosⅡ控制部分；当监控系统发现异常现象时，NiosⅡ控制系统控制视频压缩、视频缓存和CDMA模块三部分协调工作，将压缩好的视频数据由CDMA传输给远端服务器。远端服务器将CDMA传送回来的图像数据在上位机上解压以图片方式显示，并记录事件发生时间。

    用户端将CDMA传回的数据经由提供的解码记录软件，在PC机显示，并记录事件发生时间。

    3系统设计与实现

    本系统设计主要包括以下模块：图像采集模块，图像处理模块，VGA显示模块，CDMA无线传输模块，远端服务器。

    3.1图像采集模块

    采集模块是整个系统非常重要的前端，采集质量的好坏将直接影响整个系统的识别效果，同时采集的速度也是整个系统设计速度的瓶颈所在。

    本设计中采用了ADV7181来完成视频处理。ADV7181对视频信号进行采样解码后，得到与CCIR656标准兼容的YCrCb4:2:2格式的输出编码。要对YCrCb4:2:2格式的数字图像数据进行后续处理。

    彩色CCD摄像头采集到的模拟视频信号，经过ADV7181芯片的解码得到数字视频信号。ADV7181芯片通I2C总线控制，I2C控制模块是由自定义外设实现的，SOPC提供的IP核只需对其参数进行配置便可加入到该系统中。图像采集模块如图2所示。

    图2图像采集模块

    2C20通过I2C来控制ADV7181B对视频信号的采样。ADV7181B芯片产生的数字视频信号、控制信号和状态信号送入控制芯片FPGA中，即把场同步信号VREF、行同步信号HREF、奇偶场标志信号RTS0、片选信号CE、垂直同步信号VS、象素时钟信号LLC2以及数字视频信号VPO等管脚连接到FPGA芯片，以获知各种采集信息。

    由于摄像头输出模拟信号，需要经过视频A/D转化后，把模拟视频信号转化成数字视频信号，输入进FPGA芯片，FPGA根据状态信号SRTS0把奇偶场图像信号分别存储在SDRAM（ODD）和SDRAM（EVEN）中。

    3.2图像处理模块

    由图3可以清楚的看出图像处理过程，摄像头采集信号经A/D转换后送入ITUR656解码器（Decoder），经解码后分出的Y、Cr、Cb三种基色信号数据线，这三种基色信号、控制信号和时钟信号进入缓冲器（Buffer）后共同作用输出Y[7：0]、Cr[7:0]、Cb[7:0]三种基色信号线给RGB模块，通过对三种基色的混合调制便可得到彩色的图像画面。

    图像传输过程中需要对图像信息进行压缩。由于通常无损压缩的压缩比不高，所以在很多情况下，经过无损压缩后的数据量仍将超过实际应用所能忍受的负荷。所以实现有较高压缩比的高保真的有损图像压缩就很重要。

    图3图像处理模块

    本算法的编码器包括3个步骤：第1步是对原始图像进行向量变换，第2步是动态位分配的向量量化VQ(VectorQuantization)编码，第3步是进行一种熵编码。相应的解码器也包括3个步骤：解码器由编码器的3个步骤的逆过程按逆序组成。图4所示为算法编码器和解码器的框架图。

    图4编码器和解码器的框架

    图像处理部分是整个系统的核心，需要对外围的器件进行集中控制和处理。FPGA/CPLD对图像信号的采集、控制、存储数据到SRAM以及从SRAM读取数据都在这里实现。选用CycloneIIEP2C20F484C7芯片，利用VerilogHDL作为硬件描述语言，实现对各小模块的连接控制。

    3.3VGA显示模块

    如图5VGA显示模块所示，从摄像头过来的信号经过视频解码后到视频处理芯片，视频处理芯片输出三路的R、G、B数字信号到视频DAC，然后输出三路的模拟R、G、B信号到显示屏显示。.这其中，视频DAC的速度直接决定了输出图像的分辨率和刷新率，而其精度则决定了输出图像的质量。DAC的速度和分辨率的关系可以通过下面的关系式得到：

    时钟频率=点速率=(水平分辨率)×(垂直分辨率)×(刷新率)/(回扫系数)；

    水平分辨率=行的像素数目；

    垂直分辨率=帧的像素数目。